数字IC物理设计全流程深度解析

IC2026-07-07

01数字IC物理设计概述

探索物理设计之旅,从库文件搭建起步。库文件的创建,作为物理设计的初步环节,虽然我在实际工作中未曾涉足,但一直向往能全面了解物理设计的每一个步骤。希望通过这次的分享,能为大家在物理设计的道路上提供些许帮助。

【 全定制与半定制设计 】

在集成电路设计的旅程中,数字前端设计负责将Verilog/VHDL代码(代表RTL级设计)通过综合过程转化为门级网表。随后,后端设计阶段接踵而至,其核心任务是将这门级网表进一步转化为芯片版图。后端设计涵盖两种主要方法:全定制设计和半定制设计。全定制设计构建物理单元库,半定制设计依赖工艺库文件进行自动布局布线

全定制设计起初根据设计需求构建物理单元库,该库包含标准单元、IP库以及满足特定需求的定制单元。此物理库为后续的半定制设计提供了坚实的基础。而半定制设计则依赖于布局布线工具,结合全定制阶段的标准单元库和IP库,根据前端设计成果,对芯片进行全面的组装与实现。这一过程也常被称作自动布局布线(APR)。

在实际操作中,数字IC的半定制设计通常基于工艺厂如台积电、中芯国际等提供的工艺库文件进行。因此,下文提及的数字IC物理设计,如无特别说明,均指的是半定制设计方法。

02数字IC物理设计流程

【 布局规划与单元放置 】

在物理设计的初步阶段,布局规划确定block布局和I/O pad位置显得尤为关键。它涉及到为设计中的各个block确定面积和形状,合理安排I/O pad的位置,以及根据时序要求精心摆放宏单元。同时,也需要设置标准单元的布局约束,如blockage和bound,以确保电源网络能够合理地为芯片提供工作时所需电力。这一环节的完成,将为后续的物理设计步骤奠定坚实基础。

单元放置通过APR工具进行,APR工具将根据预先设定的网表和时序约束,自动进行标准单元的放置工作。这一步骤旨在确保所有单元能够按照规定的位置和约束进行精准布置,从而为后续的物理设计步骤提供更加可靠的保障。

【 时钟树综合与其他步骤 】

在物理设计流程中,构建时钟树确保时序稳定是一个关键步骤。时钟树综合主要负责构建芯片中的时钟树,确保所有时序单元都能得到时钟树的稳定驱动。时钟网络及其所使用的缓冲器共同构成了物理层面的时钟树,为芯片的时序控制和同步操作提供基础支持。

布线是芯片物理设计中的一项核心任务。它要求在遵循工艺规则、布线层数限制、线宽和线间距约束以及确保各线网可靠绝缘的电性能条件下,根据电路的连接关系,将各个单元的输入输出端口通过互连线进行精准连接。这一过程包括全局布线和细节布线两个阶段,以确保芯片内部的电气连接畅通无阻。

【 功能与物理验证 】

在布线与电压降分析完成后,为确保电路功能与时序的准确性,我们需要进行时序验证与形式验证确保设计的正确性。这一步骤可能涉及对电路和单元布局进行微调,以符合设计规范和性能要求。通过ECO(Engineering Change Order)流程,我们可以对设计进行局部的、小范围的改动,从而满足功能和时序上的需求。

在布局布线过程中,由于物理情况的改变,门级网表可能需要进行相应的调整。为了确保最终的网表与前端提供的初始网表在功能上保持一致,我们需要进行功能等价性检查,即形式验证。这一步骤至关重要,它能够帮助我们确认设计的正确性,并确保电路功能的完整性。

物理验证是芯片设计流程中的重要环节,它主要包括两个关键部分:设计规则检查(DRC)和版图与电路图对比(LVS)。物理验证检查设计合理性,确保设计的准确性和制造的可行性。通过这些验证步骤,我们可以确保设计的准确性和制造的可行性。

03标准单元与库文件

【 标准单元设计与库文件 】

在集成电路的设计过程中,标准单元设计是一个至关重要的环节。它涉及到将复杂的功能划分为可管理的模块,这些模块被称为标准单元。通过标准单元设计,设计师能够更高效地完成电路设计,确保设计的准确性和可靠性。标准单元简化设计流程,库文件包含必要几何和时序信息支持设计

在当前的芯片产业中,Fabless模式已成为主流。这种模式下,芯片设计与制造被分开,foundry专注于制造,而fabless则专注于设计。设计完成后,fabless将芯片交给foundry进行流片,之后由封装厂商进行切片、封装和测试,最终得到成品芯片。在fabless的设计过程中,标准单元设计方法被广泛采用。这些标准单元,如与门、或门和非门等,由foundry提供,它们在版图中具有固定的尺寸,如高度保持一致,而宽度则可根据需要进行调整,从而简化了后端布局布线的复杂性。

04设计数据准备与库构建

【 前端与foundary文件 】

在数字前端设计与后端工程师的交接过程中,门级网表是一个至关重要的数据产物。提供设计与制造间的数据桥梁,关键文件包括工艺库和lef文件。这些文件确保了设计和制造之间的无缝连接。

这些关键文件包括时序约束文件、工艺库的lef文件、以及memory的lef文件。时序约束文件在整个数字IC设计流程中扮演着至关重要的角色。它为工具提供了指导,使其能够根据特定目标进行逻辑和时序的优化。

【 设计库与PDK库 】

设计库的搭建是集成电路设计中一个至关重要的环节。它为设计师提供了标准化的设计元素和参数,确保设计的准确性和一致性。设计库通常包含各种逻辑门、电路模块以及宏功能单元等,这些元素都经过精心优化,以满足特定的性能和面积要求。设计库提供标准化设计元素,PDK库优化工艺设计确保准确性

Milkyway设计库专为ICC设计,而NDM设计库则专为ICC2打造。通过这样的设计库和PDK库,设计师能够更高效地完成电路设计,提高设计的可靠性。而PDK库是设计公司对原始工艺库的进一步改造和优化,确保设计流程中的准确性和效率。

RELATED

相关阅读